




## CTL决议表 (DSH)

标准 (包括:年份)	条款	查询号	年份
IEC 60664-1:2007	6.2	DSH	2020
类别		2160	
General 通用			
主题	关键词	开发	批准年份
爬电距离小于尺寸X	-爬电距离 -零 -和	WG 2 工作组	2020 CTL 全体会议
问题			
<p>根据IEC60664-1:2007中的6.2条款检测PCB样品。当路径被浮动导电部件分开成下图所示<math>d &lt; X</math>和<math>D \geq X</math>时, 怎样测量爬电距离?</p>			
			
<p>注释: <math>d &lt; X</math>, <math>D \geq X</math>, C是导电浮动部件 被测样品图形</p>			
<p>总爬电距离的不同解释如下:</p>			
<p>观点1: 如IEC60664-1:2007中例11所示测量爬电距离。爬电距离是距离=<math>d+D</math>。</p>			
<p>观点2: 由于<math>d</math>小于<math>X</math>,<math>d</math>被考虑为零。爬电距离是距离=<math>D</math>。</p>			
<p>哪个观点是正确的?</p>			
决议			
<p>观点1是正确的。爬电距离是距离=<math>d+D</math>。</p>			
注释			
<p>由于IEC60664-1的下一版本有如下协议, TC109支持观点1。 如下所示第一项增加在6.8条款中: ——当横跨槽的顶部的距离小于<math>X</math>时(见表1),直接横跨槽的顶部测量爬电距离, 不考虑槽的轮廓。(见例1)。</p>			



——修改示例11时，不再提及X:



——同样的主题，例3做了如下改进:

在文中，解释了宽度大于X的V形槽，在槽的宽度等于X处进行测量。

电气间隙是“虚线”的距离，爬电路径沿着槽的轮廓但被Xmm绝缘线把槽底掩盖。

